TAG信息

IC设计

  • 创建者: vcar
  • 创建时间: 2006-06-11 16:25:15
  • 总信息数: 40

相关TAG

  • 暂无相关TAG
全部信息

日志(14) 文件(26)

  • Razavi经典系列之----PLL IC ,A/D和D/A,OPTICS通讯,IC设计,模电经典

    zhl_gs1980 发表于 2008-07-02 17:05:47

    Razavi经典系列之----PLL IC ,A/D和D/A,OPTICS通讯,IC设计,模电经典 1.)<<Design of Analog CMOS Integrated Circuits>>          The CMOS technology area has qui...

  • IC设计流程

    alex_yyp 发表于 2007-03-15 11:03:15

    IC设计流程（转自USTC ）2，实现方法；      IC从生产目的上可以分成为通用IC（如CPU，DRAM，接口芯片等）和ASIC(Application Specific Integreted Circuit)两种，ASIC是因应专门用途而生产的...

  • IC设计成才之路

    jian1712 发表于 2006-09-09 14:51:34

    IC设计成才之路 转载    如何成为IC设计高手？如何提高自己的设计能力？自己的感受是，IC设计不同于一般的板级电子设计，由于流片的投资更大，复杂度更高，系统性更强，所以学习起来也有些更有意...

  • 同步复位的缺点一

    neverfor 发表于 2006-12-10 23:05:15

      同步复位在硬件设计上相当于在数据路径上添加了一个MUX，不利于时序。

  • 练习：同步fifo

    neverfor 发表于 2006-12-10 22:56:14

    同步fifo设计一 `define FIFO_WIDTH  8`define FIFO_DEPTH 8`define PTR_WIDTH   4  //2**(PTR_WIDTH-1)=FIFO_DEPTH//`include "i2st_define.v"module fifo(clk,   rst...

  • 转贴 跨越鸿沟：同步世界里的异步信号

    neverfor 发表于 2006-12-08 19:06:51

    转自 电子设计技术   作者:Mike Stein，Paradigm Works        只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战，即跨越多个时钟域...

  • 致问候词

    LeeHD 发表于 2006-10-28 19:14:27

        其实自从在这里建了个博客之后就再没来过这里，今天突发奇想想来这里转转，才发现都不记得我的登录名字了，在baidu里seek了一下，竟发现被一位武汉的仁兄链上了！真是让我受宠若惊，但也正由于...

  • 近期工作体会

    neverfor 发表于 2006-07-17 15:39:26

    1 时钟门控信号不能有任何毛刺. 2 对于mcu的外设,给每个模块的地址空间要有一定的裕量,以备增加功能,或者修改模块. 3 mcu接口和功能模块分开,以方便复用. 不同时钟域模块分开, 购买ip和自设计ip分开, 模拟和数字...

  • VERILOG实例（文摘）

    wang10bin 发表于 2006-07-06 20:44:37

    【例3.1】4 位全加器               『基础啊！』  module adder4(cout,sum,ina,inb,cin);output[3:0] sum;output cout;input[3:0] ina,inb;input cin;a...

  • 中国IC设计业“7+1”产业群全景扫描[zt]

    vcar 发表于 2006-06-11 16:25:15

    自2000年以来，中国集成电路产业快速成长，中国内地七个集成电路设计产业化基地以及香港科技园IC设计企业的建设都取得了不同程度的进展。各基地依托不同地域特点、不同产业环境而各具特色。产业群聚效应日益凸现：...