Verilog(FPGA/CPLD)设计小技巧

有关FPGA/CPLD设计方面的小技巧和注意事项。

本应免费提供,只应囊中羞涩,需大家一些小布施!

谢谢!

另:在http://www.eefocus.com/html/08-07/415531070314nUp7.shtml网页上有本FPGA开发实用教程非常好,向大家推介,希望大家喜欢。

Verilog设计小技巧.rar
(2008-08-19 15:25:02, Size: 102 KB, Downloads: 39)


我也来说两句 查看全部回复

最新回复

  • brian_2008 (2008-8-19 18:15:36)

    太谢谢了!!!
  • jayson (2008-8-20 21:57:03)

    看看 嘻嘻嘻
  • richard_guan (2008-8-20 22:06:49)

    看看是什么技巧来着
  • hpkamen (2008-8-20 22:12:42)

    支持分享!!
  • evador_afren (2008-8-20 23:48:01)

    支持一下哦
  • hn_chen_tao (2008-8-21 22:23:52)

    ******,赚点钱
  • dfed52g3 (2008-10-25 10:42:49)

    感謝提供
  • fpgaxxxx (2008-10-30 08:10:33)

    下载看看