首页
行业资讯
个人专栏
专题讨论
搜索
vxworks
Linux/uClinux
Windows CE
XP Embedded
HDL语言
Altera
Xilinx
Lattice
仿真
芯片综合
芯片验证
IP cores开发交流
设计交流
嵌入式
专业培训
求职招聘
书籍推荐
说文解字
您的位置:
EDA中国门户网站
>>
论坛
>>
HDL语言
>>
查看帖子
最新更新主题
Verilog与C++的类比
VHDL编程实例
ep1c6!!
大家帮帮我吧:nios运行错误
检测信号变化的简单问题
用过Mars-XC3S400-U Xilinx Spartan-3 FPGA开发板的进
详细的曼彻斯特编码 解码 verilog语言
共享一本好书,适合高级:steve kilts Advanced FPGA Design
Advanced.ASIC.Chip.Synthesis.Using.Synopsys.Design.Compiler.
【请教】 怎么入门 数字集成电路设计呢??? 请指点迷经
月度关注热点
华为的专利 *-一种将异步时钟域转换成同步时钟域的方法 (free)
大家都用什么写verilog
大量verilog hdl例子,太珍贵了!!!!
数字锁相环实现位同步
VHDL程序下载
学习进阶之一,中值滤波器
夏宇闻-浅谈硬件语义
请教高手,fpga的内部时钟可不可以直接从I/O口输出?
always语句的综合问题
请问always@(*)是什么意思啊???
【救助】想要verilog对与基带调制
字体:
小
中
大
|
打印
发表于: 2008-9-05 11:17 作者: vc6x 来源: EDA中国门户网站
如题,想求一些VERILOG关于基带数字信号调制的资料
我也来说两句
查看全部回复
最新回复
brooks
(2008-9-05 15:40:43)
这个,还是先看算法吧,把c或matlab写出来,verilog就比较容易了
查看全部回复
我也来说两句
最新回复
brooks (2008-9-05 15:40:43)