关于set_max_fanout的问题

看dc帮助中set_max_fanout适用的只有port和design。请问如果想约束一个cell它的最大扇出有办法么？
具体点说就是综合过程中，想将1‘b0和1'b1综合成hi和lo，但工具综合后的结果是例化了几个hi和lo的cell，而其他的1'b1和1'b0都是从那几个例化单元中引出的wire，请问如何直接综合出更多的cell，而不是从少数的几个cell中引很多wire。
谢谢